0769-21665206
137-2836-0298

鼎堅

當前位（wèi）置：首頁 » 新聞中心 » 行業動態

首頁 » 新聞中心» 行業動態

反（fǎn）激變換（huàn）器的驅動緩衝設（shè）計

簡單回顧一下反激變換的基本原理，Flyback拓撲源於六種基本（běn）DC-DC電路（lù）之一的Buck-Boost，如下圖（tú）所（suǒ）示，Buck-boost電路在連（lián）續模式（CCM）下的（de）直流增（zēng）益是-D/(1-D)，輸（shū）出（chū）電壓極性相反，如果對Buck-Boost進行（háng）隔離化，同時使變壓器的線圈匝數可變並變換輸出極性（xìng），就得到了一個Flyback電路。

1.png

Flyback的工作模式也和（hé）大多數開關電源一樣，可（kě）以工作（zuò）在連續模式（shì）（CCM）、斷續模式（shì）（DCM）和臨界（jiè）導通模式（BCM）。如下圖（tú）所示，以工作在連續模（mó）式（CCM）的反激為例，可以看到理想的變壓器模型中還會存在（zài）漏感，實（shí）際等（děng）效電路中還包括了RCD snubber吸收（增加阻尼，降（jiàng）低（dī）Q值（zhí）），次邊的寄生電感Ls與續流二極管串聯（lián）（包含（hán）了雜（zá）散電感、副邊漏感），以及圖中未表示完（wán）全的各種寄生的感抗與容（róng）抗分（fèn）布參數。下圖給（gěi）出了驅動信號DRV、原邊電流Ip、次邊電流Is、原邊（biān）功率（lǜ）極的漏端電（diàn）壓Vds_P和次邊同步整流管的Vds_S(或續流二極管的反向壓差)。簡單來說（shuō），從t0~t2階段，勵磁電感Lm儲能；t2~t4階（jiē）段（duàn），勵磁（cí）電感儲存的能量通過變壓器傳遞（dì）到副邊給輸出電容（róng）充電（diàn）。圖中的t2~t3示意性（xìng）給出了實際工作（zuò）中存在的換流過程。

2.png

為什麽要（yào）加柵極的（de）驅動緩衝

幾乎在（zài）所（suǒ）有的推薦的（de）可靠性設（shè）計中，圖2中的功率極Q1的驅動都會（huì）增加一個驅動（dòng）電阻和反偏的二極管構成的（de）驅動緩衝，二極管看起來是必要的，這是（shì）為了加（jiā）速關斷，因為當功率管（guǎn）關斷後，Q1的漏極電壓會迅速（sù）上升，即Vds_P，Cgd中存儲的電荷會通過二（èr）極管迅速泄放而不必通過（guò）驅動電（diàn）阻Rg。電阻Rg主要是為了調節驅動速度，阻（zǔ）抗必須提供足夠的（de）阻尼，來降低驅動環路中（zhōng）因寄生（shēng）電（diàn）感存在（zài）的電壓或電流振蕩，降低回路Q值；同時又不能太大，以免mos關斷後產生很大的dv/dt使得MOS誤開通，而且太大的（de）電阻（zǔ）增加係統在較高頻率時的開關損耗。除此之外，驅動緩衝還涉及以下方麵的考慮：

01

優化EMI性能

EMI包括（kuò）傳（chuán）導和輻射（shè），前者通過（guò）寄生阻抗和其他連接以傳導方式耦合到（dào）原（yuán）件（jiàn），後者通（tōng）過磁場能量以無（wú）線方式傳輸到待測器件。

回顧（gù）下（xià）麥克斯（sī）韋方程組（zǔ）中的法拉第電磁感應定律：穿過一個曲麵的磁通的變化會在此（cǐ）曲麵的任意邊界路（lù）徑上產生感（gǎn）應電動勢，變化的磁場（chǎng）產生環（huán）繞的電場。對於輻射而言，每個環路都是一個小的天線，環路麵積的大小、負載電流的大小、測試距離的（de）遠（yuǎn）近、工作頻率的（de）高低（dī）、測試方向夾角的差異，都會對輻射產生影響。通過布局的優化、降低（dī）di/dt和dv/dt噪聲、增加EMI濾波等都可以優（yōu）化EMI。

02

降（jiàng）低次邊續流功率二極管的電壓應力

如果反激工（gōng）作在（zài）深度的（de）CCM連續模式（啟動、短路輸出、低壓滿載），在次邊二極管續流結束後原邊開啟之間的換流階段，次（cì）邊功率二（èr）極管的反向恢複電流會達到一個峰值Irr然後恢複到0，而二極管（guǎn）正向電（diàn）流下降的速率（lǜ）會影響反向恢複時電流下降（jiàng）的速（sù）率，該di/dt會在與次邊二極（jí）管串聯的總電感（gǎn）上產生感應電動勢，產生電壓（yā）尖峰VRP。

3

高的電壓尖峰會對次邊二極管的應力提出挑（tiāo）戰（zhàn），如果單純（chún）為了抗高尖峰電壓（yā）而選擇反向耐壓更高的續流二極管或同步（bù）整（zhěng）流管，不僅會增（zēng）加正向導通時的損耗，也會（huì）在不停的電流換向過程中產（chǎn）生損耗，還（hái）增加了成本。

03

從（cóng）電路設計的（de）角度出發可做哪些優化？

通過上述分析可（kě）以知道，通過增（zēng）加（jiā）驅（qū）動緩衝，在驅（qū）動（dòng）速度上做調整，以獲得EMI性能、次邊應力和整機效率的最佳折中點。
當一個係統外部所有的參（cān）數都優（yōu）化到最佳後，需要在（zài）電路設計層（céng）麵盡（jìn）可能為係統設計（jì）提供便利。EMI的改善可（kě）以（yǐ）通過頻譜的（de）搬移來實現，也就是（shì）常說的（de）抖頻和抖峰值電流（liú），但是柵極驅動電阻不僅會帶來一個元器件（jiàn）的增加，在不同功率的應用（yòng）場合下，功率器件的Qg也會有差異，比如Qg為（wéi）20nC和40nC的兩種MOS，同樣用1A的電流進行驅動，前者需要20ns而後者需要40ns，這帶來的di/dt和dv/dt顯然是不同的，因此，電路設計中的開關，要盡（jìn）可能地“軟”，軟到某些應用場（chǎng）合下（xià）甚至可以省略驅動緩衝中的電阻Rg，最好的做法是能（néng）實現驅動不同MOS時速度的（de）自動調整。

實現這種驅動（dòng）速度調整的方法有很多，比（bǐ）如可以（yǐ）集（jí）成（chéng）一個簡單的逐（zhú）次逼近的SAR ADC，通過一個時鍾沿觸發異步時鍾，通過SAR邏輯（jí）的（de）控製，對（duì）驅動MOS的（de）柵極信號從0到Miller平台到來之間的時間差進行量化，通過閉環（huán）與目標值進行比（bǐ）較進行調整，直到驅動速度穩定；也可以直接對表征上升沿速度的脈衝信號（hào）進行低通濾波獲得表征占空比信息的（de）電（diàn）壓信號，對此電壓信號進行誤差調整。

分享到：
回到頂部 電（diàn）話谘詢 在線（xiàn）地圖 返回首頁